7.65
1. Ringkasan Sub-chapter [Kembali]
Sub-chapter ini membahas tentang register geser jenis Serial In/Serial Out (SISO), khususnya menggunakan IC 74HC166 (atau 74ALS166). Register geser 8-bit ini bekerja dengan cara memasukkan data digital secara berurutan satu bit demi satu bit melalui pin input serial (SER) dan menyimpannya pertama kali pada Flip-Flop pertama (QA). Setiap kali pulsa clock (CLK) masuk, bit data tersebut akan bergeser ke flip-flop berikutnya (QB, QC, dan seterusnya) hingga mencapai ujung akhir register, yaitu pin output serial QH yang merupakan satu-satunya output yang dapat diakses secara langsung.
IC 74HC166 memiliki beberapa pin kontrol utama untuk mengatur operasinya. Proses pergeseran data secara serial maupun pemuatan data secara paralel dapat dinonaktifkan (inhibited) dengan memberikan logika HIGH pada input CLK INH. Selain itu, IC ini dilengkapi dengan pin pembersih bertipe active-LOW (CLR') yang bersifat asinkron, artinya jika pin ini diberi logika LOW, seluruh isi memori flip-flop akan langsung direset menjadi LOW tanpa perlu menunggu pulsa clock. Register ini juga mendukung pemuatan data paralel secara sinkron melalui input A sampai H tergantung pada mode kontrol kontrol pengoperasiannya.
Dalam aplikasi praktis, register geser SISO seperti 74HC166 sangat sering digunakan sebagai rangkaian penunda sinyal digital (digital signal delay) berdasarkan jumlah siklus clock tertentu. Sinyal digital input yang dimasukkan ke pin SER akan membutuhkan tepat 8 siklus clock untuk merambat dari QA hingga akhirnya muncul di output QH. Penerapan metode penundaan sinyal ini sangat umum ditemukan dalam bidang komunikasi digital, salah satu contohnya adalah untuk memberikan jeda waktu pada pemrosesan sinyal audio digital sebelum ditransmisikan.
Example 1:
Soal: Mengapa output QH pada awal diagram waktu (sebelum t1) bernilai LOW, dan apa yang menyebabkan kondisi tersebut terjadi tanpa pengaruh dari clock?
Jawaban: Output QH bernilai LOW pada awalnya karena seluruh flip-flop di dalam IC direset menggunakan input CLR'. Sifat dari input CLR' pada IC 74HC166 adalah active-LOW dan asynchronous (asinkron), sehingga begitu pin ini menerima logika LOW, semua output internal langsung dibersihkan menjadi 0 (LOW) seketika tanpa harus menunggu transisi pulsa clock.
Example 2:
Soal: Berdasarkan teks, jika sebuah bit data dimasukkan melalui pin SER pada saat transisi clock t1, pada pulsa clock keberapakah bit data tersebut pertama kali akan muncul dan terlihat pada pin output QH?
Jawaban: Karena IC 74HC166 merupakan register geser 8-bit, data harus melewati 8 tahapan flip-flop (QA hingga QH). Oleh karena itu, bit yang dimasukkan pada t1 akan mengalami penundaan selama 8 siklus clock penuh dan baru akan muncul di output QH pada pulsa clock t8
Problem 1:
Soal: Apa yang akan terjadi pada proses pergeseran data serial didalam IC 74HC166 jika pin kontrol CLK INH (Clock Inhibit) diberi tegangan logika HIGH?
Jawaban: Jika pin CLK INH diberi logika HIGH, maka fungsi pergeseran data serial (maupun pemuatan paralel) akan dihambat atau dinonaktifkan (inhibited). Meskipun pulsa clock utama tetap berosilasi, data di dalam flip-flop tidak akan bergeser dan nilainya akan tertahan pada kondisi terakhirnya.
Problem 2:
Soal: Jika IC 74HC166 diaplikasikan pada frekuensi clock sebesar 1MHz (periode 1 mikrodetik per siklus), berapakah total waktu tunda (delay) yang dialami oleh sinyal audio digital dari input SER hingga keluar di QH?
Jawaban: IC 74HC166 memberikan penundaan sebanyak 8 siklus clock. Jika 1 siklus clock berdurasi 1 us, maka total waktu penundaan sinyal adalah:
Delay = 8 x 1 us = 8 us
1. Manakah dari pernyataan berikut yang menggambarkan urutan perpindahan bit data serial di dalam IC 74HC166 setelah dimasukkan lewat pin SER?
A. Berawal di QH lalu bergeser mundur menuju QA.
B. Disimpan pertama kali di QA, lalu bergeser ke QB, QC, hingga keluar di QH.
C. Langsung muncul di output QH pada siklus clock pertama (t1).
D. Menyebar secara paralel ke seluruh pin A sampai H secara bersamaan.
Kunci Jawaban: B
2. Fungsi utama dari penggunaan register geser Serial In/Serial Out (SISO) dalam bidang komunikasi digital seperti pemrosesan sinyal audio adalah sebagai...
A. Pengubah sinyal analog menjadi digital secara langsung.
B. Peningkat tegangan amplitudo sinyal digital.
C. Penunda sinyal digital (digital signal delay) dengan jumlah siklus clock tertentu.
D. Gerbang logika untuk menjumlahkan dua bit biner.
Kunci Jawaban: C
5. Simulasi Rangkaian[Kembali]
Donwload Rangkaian [klik]
Komentar
Posting Komentar