9.33



1. Ringkasan Sub-chapter [Kembali]

ini membahas tentang Sistem Transmisi Data Sinkron (Synchronous Data Transmission System) yang dirancang untuk mengirimkan empat buah data word berukuran 4-bit secara serial dari blok pemancar (transmitter) ke blok penerima (receiver) jarak jauh melalui satu jalur tunggal (transmit_data). Proses dimulai di sisi pemancar, di mana empat data word dimuat secara paralel ke dalam empat register Parallel In/Serial Out (PISO) yang dinamai Register A, B, C, dan D. Keunikan dari register PISO di pemancar ini adalah kemampuannya untuk menggeser data ke kanan sekaligus mensirkulasikan kembali (recirculate) bit LSB (Least Significant Bit) menuju posisi MSB (Most Significant Bit), sehingga data asli akan kembali ke susunan semula setelah empat pulsa clock.

Operasi seluruh sistem ini dikendalikan oleh sebuah sinyal clock periodik frekuensi tinggi yang terus berjalan secara sinkron. Di sisi pemancar (Gambar 9-32), kendali sekuensial diatur oleh dua buah pencacah MOD-4 counter, yaitu Bit counter dan Word counter, serta dua buah Flip-Flop (FF1 dan FF2). Ketika sinyal pemicu Transmit diaktifkan (HIGH), FF1 akan memaksa seluruh register beroperasi dalam mode geser (shift mode). Pada awalnya, Word counter bernilai 0, membuat komponen Multiplexer (MUX) memilih jalur data dari Register A untuk dikirimkan terlebih dahulu. Setiap bit dari Register A dikirim satu per satu dari LSB ke MSB dibimbing oleh Bit counter hingga mencapai pulsa keempat.

Di sisi penerima (Gambar 9-33), sistem bekerja dengan prinsip kebalikan yang sangat serupa. Sinyal serial yang mengalir pada jalur transmit_data akan diterima oleh sebuah Demultiplexer (DEMUX) 4-output dan sebuah komponen Decoder 1-out-of-4. Berdasarkan nilai biner dari Word counter penerima, Decoder akan mengaktifkan jalur pengaktif (enable) sementara DEMUX mengarahkan aliran bit serial tersebut menuju register Serial In/Parallel Point (SIPO) yang tepat untuk dirakit kembali menjadi data paralel utuh. Proses pengiriman berjalan berurutan dari Register A, B, C, hingga D, dan tepat pada pulsa clock ke-16, FF2 akan mengalami transisi (toggle) balik ke logika 0 untuk mereset seluruh counter serta mematikan sistem hingga siklus transmisi berikutnya tiba.

2. Example [Kembali]

Example 1:

  • Soal: Mengapa register PISO pada blok pemancar (transmitter) dirancang untuk melakukan sirkulasi kembali (recirculate) data bit dari posisi LSB ke MSB selama proses pergeseran serial berlangsung?

  • Jawaban: Rancangan sirkulasi kembali (recirculate) tersebut bertujuan agar data 4-bit yang ada di dalam masing-masing register pemancar tidak hilang setelah digeser keluar menuju jalur transmisi. Dengan metode ini, setelah tepat melewati 4 pulsa clock, seluruh bit data akan berputar dan kembali menempati posisi atau lokasi aslinya semula.

Example 2:

  • Soal: Berdasarkan diagram waktu (Gambar 9-34), jika data hex 3, 5, 6, dan D dimuat secara paralel ke pemancar, data word manakah yang akan dikirim pertama kali oleh MUX dan nilai data biner apa yang dikirim dari word tersebut pada saat awal jalur Transmit bernilai HIGH?

  • Jawaban: Data word yang dikirim pertama kali adalah isi dari Register A (bernilai hex 3 atau biner 0011) karena Word counter masih berada pada hitungan 0. Bit pertama yang muncul di jalur transmit_data adalah nilai LSB-nya (A0), yaitu berlogika 1.

3. Problem [Kembali]

Problem 1:

  • Soal: Apa fungsi utama dari komponen Decoder 1-out-of-4 yang terdapat pada blok penerima (receiver block) pada Gambar 9-33?

  • Jawaban: Fungsi utamanya adalah untuk mengaktifkan jalur kontrol pengaktif (enable_A, enable_B, enable_C, atau enable_D) pada salah satu register SIPO penerima yang dituju secara bergantian. Aktivasi ini disesuaikan dengan status hitungan biner dari Word counter agar data serial yang masuk tidak salah masuk ke register lain.

Problem 2:

  • Soal: Apa yang terjadi pada seluruh rangkaian counter (Bit counter dan Word counter) serta komponen FF1 ketika siklus transmisi mencapai pulsa clock transisi positif (PGT) yang ke-16?

  • Jawaban: Pada PGT ke-16, Flip-Flop FF2 akan berganti status (toggle) ke kondisi nol (LOW). Hal ini memicu sinyal pembersih asinkron yang akan mereset seluruh counter kembali ke nilai nol dan sekaligus membersihkan (clearing) FF1, sehingga seluruh aktivitas penghitungan dan penggeseran data dinonaktifkan hingga datang sinyal transmit berikutnya.

4. Pilihan Ganda[Kembali]

1. Berapakah jumlah total pulsa clock yang dibutuhkan oleh Sistem Transmisi Data Sinkron ini untuk menyelesaikan pengiriman satu siklus penuh yang berisi empat buah data word 4-bit?

  • A. 4 pulsa clock

  • B. 8 pulsa clock

  • C. 12 pulsa clock

  • D. 16 pulsa clock

  • Kunci Jawaban: D

2. Pada blok pemancar, komponen logika apakah yang bertugas untuk memilih data dari salah satu register PISO (A, B, C, atau D) untuk diteruskan secara serial ke jalur tunggal transmit_data?

  • A. 4-output Demultiplexer (DEMUX)

  • B. Decoder 1-out-of-4

  • C. 4-input Multiplexer (MUX)

  • D. MOD-4 Bit Counter

  • Kunci Jawaban: C

5. Simulasi Rangkaian[Kembali]



 

 

Komentar

Posting Komentar

Postingan populer dari blog ini

Gambar
                                                                         BAHAN PRESENTASI UNTUK MATA KULIAH  ELEKTRONIKA     Oleh : Indah Jusriyanti 2410952048     Dosen Pengampu : Darwison, M.T.     Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA”, Jilid 1, ISBN: 978-602-9081-10-7, CV Ferila, Padang  Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA”, Jilid 2,  ISBN: 978-602-9081-10-8, CV Ferila, Padang  Ian R. Sinclair and John Dunton, Practical Electronics Handbook, Newness, 2007 Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002 John M. Hughes, Practical Electronics: Components and Techniques, O’Reilly Media, 2016 Keith Brindley, Starting Electronics, Newness 3r...
Baca selengkapnya